Huawei обозначила новый ориентир в полупроводниковой гонке и заявила, что к 2031 году рассчитывает выпускать чипы, сравнимые по плотности транзисторов с изделиями класса 1,4 нм. Главный тезис презентации сводился к тому, что привычный закон Мура (удвоение плотности транзисторов за счет уменьшения их геометрических размеров) для Huawei сейчас фактически заблокирован, поэтому разработана альтернативная концепцию, которую в компании называют «законом масштабирования τ (тау)». Суть подхода — перенести фокус с уменьшения самих транзисторов на сокращение времени, которое требуется сигналу для прохождения через чип и систему в целом.
На уровне кристалла это означает борьбу с сопротивлением и ёмкостью, перепроектирование межсоединений так, чтобы сократить физическую длину трасс для данных. Следом идут архитектурные улучшения набора команд и общесистемные протоколы, снижающие задержки. Идея не революционная сама по себе и подобными оптимизациями инженеры занимались всегда, но Huawei пытается превратить этот набор методов в основной вектор развития.
Первым воплощением подхода станет технология Logic Folding, которую Huawei готовит для своих мобильных процессоров Kirin следующего поколения в 2026 году. Сравнивать техпроцессы разных производителей корректно только по плотности размещения логических ячеек, энергоэффективности и проценту выхода годных кристаллов и тут заявление Huawei о 1,4-нм классе вызывает вопросы. Компания не привела независимых измерений, не назвала фабрику, которая способна изготовить такую продукцию, не указала тип транзисторной структуры и САПР-инструментарий, под который затачивается дизайн.
Конкурентный ландшафт к 2031 году тоже не будет статичным и TSMC собирается вывести поколение A14 (которое принято