Исследователи из Института микроэлектроники Китайской академии наук (IME CAS) совместно с коллегами из других научных учреждений страны разработали новую ячейку памяти, схожую по функциям с DRAM, но имеющую принципиально иную архитектуру. Разработка не требует отдельного конденсатора для хранения заряда, что потенциально может удешевить и упростить производство.
В основе ячейки лежит схема 2T0C, использующая два транзистора без конденсатора, а данные хранятся в виде плавающего заряда в общем канале этих транзисторов. Такая конструкция позволяет размещать в одной ячейке до двух бит данных за счёт использования четырёх уровней заряда, при этом площадь элемента соответствует минимальному размеру классической ячейки DRAM.
Для производства был разработан специальный техпроцесс, где вся структура ячейки формируется за одну операцию литографии и травления на заранее подготовленной многослойной заготовке, что уменьшает количество производственных этапов, что теоретически снижает риск брака и себестоимость.
По заявлению разработчиков, опытные образцы демонстрируют время задержки при чтении на уровне 50 наносекунд, что сравнимо с показателями современной памяти DDR5, при этом время удержания заряда без регенерации достигает 470–500 секунд, что значительно превышает аналогичный параметр обычной DRAM. Тесты на надёжность при температуре 85 °C показали стабильность работы ячейки.
Основной потенциальной областью применения новой технологии называются встраиваемые решения (eDRAM) и трёхмерная стековая память, а не прямая замена модулей оперативной памяти в привычном виде. Несмотря на многообещающие лабораторные результаты, о сроках коммерциализации технологии говорить рано. Как и в случае с другими перспективными типами памяти, таким как

