Представлена память нового поколения SRAM: меньше размер, меньше энергии, выше скорость
В условиях, когда дальнейшее уменьшение техпроцессов полупроводников даёт всё менее ощутимый выигрыш для памяти, компания Marvell анонсировала результаты работы над собственной разработкой — SRAM IP для 2 нм техпроцесса. Ключевое отличие подхода Marvell — радикальный пересмотр архитектуры ячеек статической памяти, а не просто их миниатюризация, так по заявлению компании, их решение демонстрирует на тестовом массиве 256K снижение общего энергопотребления на 80% и сокращение занимаемой площади на 37% при одновременном увеличении скорости работы на 22%.
Технические детали, обнародованные на мероприятии для аналитиков, показывают, что улучшения достигнуты за счёт изменений в схемотехнике тактирования и организации портов доступа, что позволило значительно повысить эффективную пропускную способность. В сравнении с другими передовыми аналогами разработка Marvell, согласно их данным, при равной пропускной способности занимает в два раза меньше площади, а энергопотребление в режиме ожидания снижено на 66%.
Контекстом для этой работы служит текущая ситуация в передовых техпроцессах. Плотность размещения SRAM ячеек при переходе с 5 нм на 3 нм техпроцесс TSMC увеличилась лишь примерно на 5%, в то время как плотность логики выросла в 1.56 раза, что делает переход на более дорогие узлы неочевидным для многих задач, где критична площадь, занятая памятью.
Представители Marvell подчёркивают, что их разработка нацелена именно на решение этой диспропорции. Прямоугольная форма массивов памяти, упомянутая в материалах, упрощает встраивание блоков SRAM в сложные SoC, уменьшая количество «пустого» пространства на кристалле.
Ожидается, что данная технология будет востребована в областях, где критически важны энергоэффективность и высокая плотность
